本成果提出的CMOS图像传感器高速列线读出电路，电路结构简单，引入的额外寄生小，易版图布局，适用于现在广泛应用的列并行读出机制，与传统列线读出方法相比，本成果的方法可将读出速度提高数倍以上，解决了在大面阵CMOS图像传感器的信号读出过程中，由于复位信号和积分信号建立过慢而导致复位信号与积分信号读出时间过长的问题，能够提高图像传感器的帧率，同时大幅度提高了后级的相关双采样电路的除噪性能。当像素单元输出高于积分信号的复位电压时，列线上电压信号由低到高变化，采样电容与采样电阻形成采样电路，采集列线上的电流信号，并将该电流信号输入至输出跨导放大器的输入正相端，加快对寄生电容CP的充电速度；当像素单元输出低于复位电压的积分信号时，从列线上由采样电路采得的电压信号由负逐渐升高到0，并将该电压信号输入至输出跨导放大器的输入正相端，输出跨导放大器输出由负到0的电流信号，该电流信号反馈到列线，加快寄生电容CP放电，放电完成时，采样电路输出电压为0，输出跨导放大器OTA的输出电流也为0，列线上的积分电压信号建立完成并输出至后级读出。